Conceitos Fundamentais de Circuitos Lógicos e Famílias TTL/CMOS

Família ckt Lógico - tipos de estrutura internaa que permitem a confecção  destes blocos em CI's

Fan-out ou Fator de carregamento - Número máximo de entradas lógicas que podem ser ligado á Sáída de um bloco de mesma família.

Fan-out - Relação entre corrente de Sáída e corrente de entrada  Fout = Iol / Iil

Tempo atraso de Propagação - tempo que o bloco lógico leva pára mudadr de estado.

Imunidade a Ruído - tolerancia de uma a tensões de ruído, sem mudança falsa de estado.

Potência - P=Icc*Vcc | Icc = Icch+Iccl / 2 | Pmed= Icc.Vcc

Encapsulamento de CI's - PLCC 28 pinos em formato de J, Pode ser montado diretamente placas de circuíto impresso ou colocados em soquetes.

Escala de integração - SSI (<12 porta por chip),="">12 porta por>MSI (13 a 99), LSI (100 a 999)

Integração - SSI (Portas Flip-Flop) MSI (Somadores, Contadores, Multiplexadores) LSI (Relógios digitais, pastilhas de memórias,Calculadoras)

Análise ckt TTL - Família derivada da DTL, circuitos internos composto por transistores Mutiemissores, usa configuração de Sáída em arranjo Totem-polem (Q3,Q4) determina estado lógico de Sáída.

TTL - Configura estado lógico da Sáída como NAND (basta um 0 na entrada Sáída será igual a 1 se 1e1 = 0).

Absorção de corrente - Sáída TTL, estado lógico baixo, absorvedor de corrente.

Fornecimento de corrente - Sáída TTL, estado lógico alto, fornecedor de corrente.

Séries da TTL - 74XXX Uso geral, temperatura 0ºa+70ºc, tensão 5 +ou- 0,25 / 54XXX Uso militar, temperatura -55 a 125ºc, tensão 5+ou- 0,5v.

Níveis tensão Entrada e Sáída TTL - VIL 0,8v; VOL 0,4v, VIH 2,0v, VOH 2,4v

Fan-Out versão padrão da família TTL - É igual a Zero.

Imunidade ao Ruído Fmília TTL - É igual a 0,4v

Margem de Ruído Nível baixo - VNL=VIL-VOL= 0,8 - 0,4 = 0,4v

Porta TTL AND e NAND não usadas -  Ligar a VCC atravéss de R=1KΩ (até 30 entradas ao R).

Porta TTL OU e NOR não usadas - Ligar mesma porta a 1 das entradas usadas, ligar ao terra (nível 0).

Tipos de Blocos Família TTL - Bloco com Sáída Totem-Polem (Q3 e Q4 na Sáída NAND) - VANTAGEM - Baixo consumo de potência.

Ligação Totem Polé Não permitida - Interligação de duas sáidas.

Bloco Lógico Coletor Aberto - Elimina-se Q3,D1,R4, Sáída no coletor Q4, Registor exrterno Pull-up 10KΩ é conectado, Está óperação proporciona controle de corrente de coletor e Aumento de Fan-out.

Sáídas coletor aberto juntas - dispositivos podem ter duas ou mais sáidas conectadas juntas de modo seguro.

Bloco Lógico Sáída Tri-State - Chamado assim pq permite 3 estados (alto, baixo e alta z HI-Z)

Sáídas Tri-State conctadas Juntas - Aplicação onde diversos subsistemas compartilham um conjunto de linhas de Barramento ou Bus.

SN74L00N - SN (Fabricante) 4 (Faixa de temper) L (Baixo consumo) 00 (Func Lógica) N (encapsulamento).

SN7400N - (L baixo consumo) (H alta Veloc) (A avanço) (S altissima Veloc).

CI7406 - É um Buffer/Driver coletor aberto c/ 6 Buffers Isoladores/Drivers inversores.

Família CMOS - Vantagem ao bipolar: simples, barato, pequeno, consome pouca potenc, Desvant.danos por EL.Estatica,+lentos.

CIs Mós - utilizam apenas MOSFET, Categoria: P-Mós Mós com canal P; Nmos Mós canal N, CMOS Mós tanto canal N e P.

Blocos Lógicos família Mós -  São as portas (NOR e NAND)

Principal série Família CMOS 54C/74C - 54C (pinagem semelhante a TTL dos CI's e func dos blocos disponíveis, Temper. -55 +125ºc) 74C (faixa de temp -40 a +85ºc) Alimentação VDD 3v até 15v ou 3v a 18v (Série 4000B)

Fan-out família CMOS - Dpende das capacitancias parasitas.

Imunidade Ruído CMOS - Igual a 45% de VDD se comparada a TTL é mt alta.

Entradas ñ usadas CMOS - Liga-se VDD a terra ou outra entrada da mesma porta.