Arquitetura de Computadores: Pipeline, Memória, Cache e E/S
Pipeline e Conflitos
Fases: IF (busca), ID (decodificação e leitura de registradores), EX (execução e cálculo), MEM (acesso à memória), WB (escrita em registradores).
ISA MIPS: todas as instruções possuem 32 bits e poucas instruções.
Conflitos
Estruturais → replicação de recursos.
Dados → HW: retardo (forwarding); SW: inserção de nops ou rearranjo de instruções.
Controle → HW: congelamento do pipeline (freeze), especulação e aceleração do desvio; SW: rearranjo de instruções e uso do efeito de atraso do desvio (delay slot).
SuperPipe → estágios menores e clock mais alto.
SuperEscalar → paralelismo real, com replicação de unidades (mais ALUs, banco de registradores com mais portas de leitura e escrita).